Міністерство освіти і науки України
Національний університет “Львівська політехніка”
Кафедра автоматики і телемеханіки
ЗВІТ
про виконання лабораторної роботи №5
з курсу “Обчислювальна техніка”
“Вивчення основних принципів роботи в середовищі схемного редактора САПР ПЛІС Xilinx Foundation Series”
Варіант №14
Мета роботи: вивчення схемних різновидів регістрів, методів їх аналізу і синтезу.
Завдання:
Ознайомитися з основними відомостями.
Визначити свій варіант завдання. Для цього необхідно номер варіанта (задає викладач) перевести в двійкову систему числення і за Таблицями 11, 12 (тут 1 - молодший розряд двійкового номера варіанту) визначити свої варіанти мікрооперацій і типів логічних елементів для виконання наступного завдання:
На логічних елементах з Таблиці 11 побудувати оптимальні з точки зору складності схеми трьох основних типів регістрів для виконання мікрооперацій, заданих Таблицею 12, а саме: а) синхронний регістр на синхронних D -, T -, або JK - тригерах; б) синхронний регістр на асинхронних RS- або JK- тригерах; в) асинхронний регістр на асинхронних T-, або JK- тригерах.
Зауваження: під умовними позначеннями мікрооперацій в Таблиці 12 слід розуміти наступне: y1 - зсув вліво на один розряд; y2 - зсув вправо на один розряд; y3 - запис слова паралельним кодом; y4 - диз’юнкція; y5 - кон’юнкція; y6 - нерівнозначність; y7 - рівнозначність; y8 - інвертування значень розрядів регістра.
Таблиця 11
Логічні елементи
Пункт завдання
а)
б)
в)
0
0
0
І,АБО,НЕ
2І-НЕ
2АБО-НЕ
0
0
1
3І-НЕ
І,АБО,НЕ
2АБО-НЕ
0
1
0
3АБО-НЕ
3АБО-НЕ
І,АБО,НЕ
0
1
1
І,АБО,НЕ
2АБО-НЕ
2І-НЕ
1
0
0
3І-НЕ
2АБО-НЕ
І,АБО,НЕ
1
0
1
І,АБО,НЕ
3АБО-НЕ
2АБО-НЕ
1
1
0
І,АБО,НЕ
2І-НЕ
3І-НЕ
1
1
1
3І-НЕ
І,АБО,НЕ
І,АБО,НЕ
Таблиця 12
Мікрооперації
Пункт завдання
а)
б)
в)
0
0
0
y1, y3, y4
y3, y8
y3, y7
0
0
1
y2, y3, y5
y3, y7
y3, y8
0
1
0
y1, y3, y6
y3, y5
y3, y4
0
1
1
y2, y3, y7
y3, y4
y3, y5
1
0
0
y1, y3, y4
y3, y6
y3, y4
1
0
1
y2, y3, y5
y3, y8
y3, y7
1
1
0
y1, y3, y6
y3, y7
y3, y8
1
1
1
y2, y3, y7
y3, y6
y3, y5
2.2. Експериментальна частина
Схему регістра, синтезовану в межах пункту 2а теоретичної частини завдання, побудувати в схемному редакторі САПР Foundation Series.
Проконтролювати правильність функціонування регістра за допомогою моделювальника САПР, визначивши значення наступних станів розряду регістра для всіх наборів значень вхідних змінних і попередніх станів розряду регістра.
Замалювати часові діаграми роботи схеми.
Логічні елементи: а) 3І-НЕ;б) І,АБО,НЕ;в) 2АБО-НЕ
Мікро операції: а)у1,у3,у6; б) у3,у7; в) у3,у8
Регістри, на яких виконуються мікрооперації зсуву, називаються регістрами зсуву. Зсув слова може бути здійснено вліво (тобто в бік старших розрядів), або вправо (тобто в бік молодших розрядів) на задану кількість розрядів. Регістри, які мають кола як лівого, так і правого зсуву, називають реверсивними. Мікрооперацію зсуву слова на один розряд вліво описують рівнянням: (за умови, якщо індекс старшого розряду має більше значення, ніж індекс молодшого розряду регістра). За цієї ж умови мікрооперацію зсуву слова на один розряд вправо описують рівнянням: .
Встановлення початкового стану регістра (зокрема нульового) здійснюються як правило через асинхронні установчі входи тригерів.
За допомогою регістрів виконують також інші перетворення інформації, наприклад порозрядні логічні операції: кон’юнкція (); диз’юнкція (); нерівнозначність (); рівнозначність (); інвертування розрядів (); тощо. Переважно порозрядні логічні операції здійснюють над двома аргументами: станом розряду регістра і значенням інформаційного сигналу цього розряду.
00
01
10
11
0
1
0
1
00
01
10
11
0
1
1
0
00
01
10
11
*
0
1
0
0
1
0
*
00
01
10
11
0
1
*
*
*
*
1
0
1-ий етап.
Схеми розрядів регістра з заданими властивостями ...
